

第4章 触发器

4.1 基本触发器

4.2 同步触发器

4.3 边沿触发器

4.4 时钟触发器的功能分类及转换

4.5 触发器的电器特性

概述

对触发器的基本要求：在数字电路中，基本的工作信号只有0和1两种取值，作为存储二值逻辑信号的单元电路——**触发器**，对它的基本要求是：

- 有两个稳定的状态：0状态和1状态；
- 在不同的输入情况下，它可以被置成0状态或1状态；
- 当输入信号消失后，所置成的状态能够保持不变。

触发器的现态和次态：触发器接收输入信号之前的状态叫做现态，用 Q^n 表示。触发器接收输入信号之后的状态叫次态，用 Q^{n+1} 表示。现态和次态是两个相邻离散时间里触发器输出端的状态。

本章的中心任务：如何理解和描述触发器现态 Q^n 和次态 Q^{n+1} 之间的逻辑关系。

触发器的基本特性

- 触发器：Flip - Flop，简写为 **FF**
- 基本特性：
 - ① 有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。
 - ② 在输入信号作用下，触发器的两个稳定状态可相互转换(称为状态的翻转)。
 - ③ 输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。

一个触发器可存储 1 位二进制数码

触发器的作用

- 触发器是构成数字电路的一种基本单元。
- 触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。
- 组合电路无记忆功能，其在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；

■ 触发器的类型

- 根据逻辑功能不同分为

RS 触发器

D 触发器

JK 触发器

T 触发器

T' 触发器

- 根据电路结构不同分为

基本 RS 触发器

同步触发器

边沿触发器

- 根据触发方式不同分为

电平触发器

边沿触发器

■ 触发器逻辑功能的描述方法

- 特性表、特性方程、驱动表 (激励表)、状态转换图和波形图(时序图)等。

4.1 基本触发器

4.1.1 用与非门组成的触发器


4.1.2 用或非门组成的触发器

4.1.3 集成触发器


4.1.1 用与非门组成的基本RS触发器

信号输出端， $Q=0$ 、 $\bar{Q}=1$ 的状态为0状态； $Q=1$ 、 $\bar{Q}=0$ 的状态为1状态

电路组成和逻辑符号




(a) 逻辑图



(b) 逻辑符号

信号输入端，低电平有效。


工作原理



$\bar{R}$	$\bar{S}$	Q
0	1	0

① $\bar{R} = 0$ 、 $\bar{S} = 1$ 时：由于 $\bar{R} = 0$ ，不论原来 $\bar{Q}$ 为 0 还是 1，都有 $\bar{Q} = 1$ ；再由 $\bar{S} = 1$ 、 $\bar{Q} = 1$ 可得 $Q = 0$ ，即不论触发器原来处于什么状态都将变成 0 状态。


这种情况称将触发器置 0 或复位，R 端称为触发器的置 0 端或复位端 (R 即 Reset)。




$\bar{R}$	$\bar{S}$	Q
0	1	0
1	0	1

② $\bar{R} = 1$ 、 $\bar{S} = 0$ 时：由于 $\bar{S} = 0$ ，不论原来 Q 为0还是1，都有 $Q = 1$ ；再由 $\bar{R} = 1$ 、 $Q = 1$ 可得 $\bar{Q} = 0$ ，即不论触发器原来处于什么状态都将变成1状态。


这种情况称将触发器置1或置位。 S 端称为触发器的置1端或置位端(S 即Set)。





$\bar{R}$	$\bar{S}$	Q
0	1	0
1	0	1
1	1	不变

③ $\bar{R} = 1$ 、 $\bar{S} = 1$ 时：根据与非门的逻辑功能推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。



$\bar{R}$	$\bar{S}$	Q
0	1	0
1	0	1
1	1	不变
0	0	不允许

④ $\bar{R}=0$ 、 $\bar{S}=0$ 时： $\bar{Q}=Q=1$ ，不符合触发器的逻辑关系。

基本RS触发器的约束条件：由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况。

特性表（真值表）

现态： 触发器接收输入信号之前的状态，也就是触发器原来的稳定状态。

$\overline{R}$	$\overline{S}$	Q^n	Q^{n+1}	功能
0	0	0	不用	不允许
0	0	1	不用	
0	1	0	0	$Q^{n+1} = 0$
0	1	1	0	置 0
1	0	0	1	$Q^{n+1} = 1$
1	0	1	1	置 1
1	1	0	0	$Q^{n+1} = Q^n$
1	1	1	1	保持

次态： 触发器接收输入信号之后所处的新的稳定状态。

次态 Q^{n+1} 的卡诺图

$\overline{\overline{RS}}$		00	01	11	10
Q^n	0	×	0	0	1
	1	×	0	1	1


特性方程

$$\begin{cases} Q^{n+1} = \overline{\overline{S}} + \overline{R}Q^n = S + \overline{R}Q^n \\ \overline{\overline{R}}\overline{\overline{S}} = 0 \quad (RS = 0) \end{cases} \quad \text{约束条件}$$

触发器的特性方程：触发器次态 Q^{n+1} 与输入及现态 Q^n 之间的逻辑关系式

状态图

状态图：描述触发器的状态转换关系及转换条件的图形。



① 当触发器处在0状态，即 $Q^n=0$ 时，


若 $\overline{R}\overline{S} = 01$ 或 11 ，触发器仍为0状态；若 $\overline{R}\overline{S} = 10$ ，触发器会翻转成为1状态。

② 当触发器处在1状态，即 $Q^n=1$ 时，


若 $\overline{R}\overline{S} = 10$ 或 11 ，触发器仍为1状态；若 $\overline{R}\overline{S} = 01$ ，触发器就会翻转成为0状态。

波形图

波形图：反映触发器输入信号取值和状态之间对应关系的图形。





触发器输入信号取值同时为00，分时撤销时输出信号的波形：



4.1.2 用或非门组成的基本RS触发器


$Q=0$ 、 $\bar{Q}=1$ 的状态称0状态； $Q=1$ 、 $\bar{Q}=0$ 的状态称1状态

电路组成和逻辑符号



信号输入端，高电平有效。

特性表（真值表）



S	R	Q^n	Q^{n+1}	功能
1	1	0	不用	不允许
1	1	1	不用	
0	1	0	0	$Q^{n+1} = 0$
0	1	1	0	置 0
1	0	0	1	$Q^{n+1} = 1$
1	0	1	1	置 1
0	0	0	0	$Q^{n+1} = Q^n$
0	0	1	1	
				保持

次态 Q^{n+1} 的卡诺图

RS Q^n		00	01	11	10
0	0	0	1	×	0
1	1	1	1	×	0

特性方程


$$\begin{cases} Q^{n+1} = (S) + \overline{R}Q^n = S + \overline{R}Q^n \\ RS=0 \end{cases} \quad \text{约束条件}$$

基本RS触发器的特点

- ① 触发器的次态不仅与输入信号有关，而且与触发器的现态有关。
- ② 电路具有两个稳定状态，在无外来触发信号作用时，电路保持原状态不变。
- ③ 在外加触发信号有效时，电路可以触发翻转，实现置0或置1。
- ④ 稳定状态下两个输出端的状态必须是互补关系，即有约束条件。

RS触发器：数字电路中，根据输入信号R、S情况的不同，具有置0、置1和保持功能的电路。

4.1.3 集成基本RS触发器



$EN=1$ 时工作
 $EN=0$ 时禁止

4.2 同步触发器

4.2.1 同步RS触发器

4.2.2 同步D触发器

基本 RS 触发器的优缺点？

- 优点：电路简单，是构成各种触发器的基础。

- 缺点：

- ① 输出受输入信号直接控制，不能定时控制。

- ② 有约束条件。



直接置位、复位触发器

同步触发器

Synchronous Flip - Flop

实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP 。


CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。

具有时钟脉冲控制的触发器称为**时钟触发器**，又称钟控触发器。

同步触发器是其中最简单的一种，基本 RS 触发器是异步触发器。

4.2.1 同步RS触发器


电路结构与工作原理



工作原理

- $CP = 0$ 时, G_3 、 G_4 被封锁, 输入信号 R 、 S 不起作用。基本 RS 触发器的输入均为 1, 触发器状态保持不变。
- $CP = 1$ 时, G_3 、 G_4 解除封锁, 将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。

增加了由时钟 CP 控制的门 G_3 、 G_4



$CP = 0$ 时, $\bar{R} = \bar{S} = 1$, 触发器保持原来状态不变。

$CP = 1$ 时, 工作情况与基本RS触发器相。

特性表

CP	R	S	Q^n	Q^{n+1}	功能
0	×	×	×	Q^n	$Q^{n+1} = Q^n$ 保持
1	0	0	0	0	$Q^{n+1} = Q^n$ 保持
1	0	0	1	1	
1	0	1	0	1	$Q^{n+1} = 1$ 置 1
1	0	1	1	1	
1	1	0	0	0	$Q^{n+1} = 0$ 置 0
1	1	0	1	0	
1	1	1	0	不用	不允许
1	1	1	1	不用	

特性方程

$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ RS = 0 \end{cases}$$


CP=1期间有效

(因为RS不能同时为1)

主要特点


- ① **时钟电平控制**：在 $CP = 1$ 期间接收输入信号， $CP = 0$ 时状态保持不变。与基本RS触发器相比，对触发器状态的转变增加了时间控制。
- ② **R、S之间有约束**：不允许出现R、S同时为1的情况，否则会使触发器处于不确定的状态。

[例 1] 试对应输入波形画出下图中 Q 端波形。




[例 2] 波形分析

波形图




4.2.2 同步D触发器



将 $S=D$ 、 $R=\bar{D}$ 代入同步RS触发器的特性方程，得同步D触发器的特性方程：

$$Q^{n+1} = S + \bar{R}Q^n = D + \bar{D}Q^n = D \quad \text{CP}=1\text{期间有效}$$

[例] 试对应输入波形画出下图中 Q 端波形(设触发器初始状态为 0)。




解:

同步触发器在电平有效期间能发生多次翻转，这种现象称为空翻

波形分析

波形图



在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。

触发器的表示形式

触发器的特性表、特性方程、驱动表和状态转换图是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。

- **特性表**：由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。
- **状态转换图**：用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。

D 触发器的特性表、特性方程、驱动表和状态转换图

D 触发器特性表

D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1

特性方程

$$Q^{n+1} = D$$

无约束


Q^{n+1} 在 $D = 0$ 时为 0, 与 Q^n 无关

Q^{n+1} 在 $D = 1$ 时即为 1, 与 Q^n 无关。

D 触发器驱动表


Q^n	Q^{n+1}	D
0	0	0
0	1	1
1	0	0
1	1	1

同步D触发器状态转换图




集成同步D触发器

$CP_{3、4}$



(a) 74LS375 的引脚图



(b) CC404 的引脚图

$CP_{1、2}$

POL = 1时, CP = 1有效, 锁存的内容是CP下降沿时刻D的值;
POL = 0时, CP = 0有效, 锁存的内容是CP上升沿时刻D的值。

同步触发器的特点

同步触发器的触发方式为电平触发式

指时钟脉冲信号控制
触发器工作的方式

$CP = 1$ 期间翻转的称正电平触发式;
 $CP = 0$ 期间翻转的称负电平触发式。

同步触发器的共同缺点是存在空翻

触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。

空翻可导致电路工作失控。

无空翻触发器

- 边沿触发器 (Edge - Triggered Flip - Flop)


工作特点：只能在 CP 上升沿(或下降沿)时刻接收输入信号，因此，电路状态只能在 CP 上升沿(或下降沿)时刻翻转。克服了空翻，可靠性和抗干扰能力强，应用范围广。

4.3 边沿触发器

4.3.1 边沿D 触发器

4.3.2 边沿JK 触发器


4.3.1 边沿D触发器



工作原理

(1) $CP=0$ 时, 门 G_7 、 G_8 被封锁, 门 G_3 、 G_4 打开, 从触发器的状态取决于主触发器: $Q=Q_m$ 、 $\bar{Q}=\bar{Q}_m$, 输入信号 D 不起作用。

(2) $CP=1$ 时, 门 G_7 、 G_8 打开, 门 G_3 、 G_4 被封锁, 从触发器状态不变, 主触发器的状态跟随输入信号 D 的变化而变化, 即在 $CP=1$ 期间始终都有 $Q_m=D$ 。




(3) CP 下降沿到来时，封锁门 G_7 、 G_8 ，打开门 G_3 、 G_4 ，主触发器锁存 CP 下降时刻 D 的值，即 $Q_m = D$ ，随后将该值送入从触发器，使 $Q = D$ 、 $\bar{Q} = \bar{D}$ 。

(4) CP 下降沿过后，主触发器锁存的 CP 下降沿时刻 D 的值被保存下来，而从触发器的状态也将保持不变。


综上所述，边沿 D 触发器的特性方程为：

$$Q^{n+1} = D \quad \text{下降沿时刻有效}$$

逻辑符号




曾用符号




国标符号

集成边沿D触发器



(a) 74LS74 引脚排列图






(b) CC4013 引脚排列图

CP 上升沿触发

注意：CC4013的置位和清零输入端 R_D 和 S_D 为高电平有效。

边沿触发器工作波形分析举例

[例]设触发器初态为 0，试对应输入波形画出 Q_1 、 Q_2 的波形。




解：

该电路的功能是：在时钟触发沿到达时状态发生翻转，这种功能称为计数功能，相应触发器称为计数触发器。

因此 $Q_2^{n+1} = D_2 = Q_2^n$ 功能是翻转

4.3.2 边沿JK触发器



$$\begin{aligned}
 D &= \overline{J + Q^n + KQ^n} \\
 &= (J + Q^n) \cdot \overline{KQ^n} \\
 &= (J + Q^n)(\overline{K} + \overline{Q}^n) \\
 &= J\overline{Q}^n + \overline{K}Q^n + J\overline{K} \\
 &= J\overline{Q}^n + \overline{K}Q^n
 \end{aligned}$$

$$\begin{aligned}
 Q^{n+1} &= D \\
 &= J\overline{Q}^n + \overline{K}Q^n
 \end{aligned}$$


CP下降沿时刻有效

给边沿D触发器增加三个门，并将Q反馈给输入，便构成了边沿JK触发器。


特性表

J	K	Q^n	Q^{n+1}	功能
0	0	0	0	$Q^{n+1} = Q^n$ 保持
0	0	1	1	
0	1	0	0	$Q^{n+1} = 0$ 置 0
0	1	1	0	
1	0	0	1	$Q^{n+1} = 1$ 置 1
1	0	1	1	
1	1	0	1	$Q^{n+1} = \overline{Q}^n$ 翻转
1	1	1	0	


时序图



边沿JK触发器的逻辑符号



曾用符号




国标符号


边沿JK触发器的特点

- ①功能齐全，使用方便灵活。
- ②抗干扰能力极强，工作速度很高。

集成边沿JK触发器



(a) 74LS112 的引脚图





(b) CC4027 的引脚图

注意


①74LS112为CP下降沿触发。

②CC4027为CP上升沿触发，且其复位、置位输入端 R_D 和 S_D 为高电平有效。


[例]设触发器初态为 1，试对应输入波形画出 Q_1 、 Q_2 的波形。




解:



$T = 0$ 时, $Q^{n+1} = Q^n$; $T = 1$ 时, $Q^{n+1} = \overline{Q^n}$ 。这种功能触发器称 T 触发器。



触发器的输入波形如图所示，设触发器的初始状态为 “ 1 ”
 脉冲下降沿有效，画出边沿型 JK 触发器的 Q 端的波形图。



触发器的输入波形如图所示，设触发器的初始状态为 “ 1 ”
 脉冲下降沿有效，画出边沿型 JK 触发器的 Q 端的波形图。


(1) 弄清时钟触发沿是上升沿还是下降沿？

(2) 弄清有无异步输入端？异步置 0 端和异步置 1 端是低电平有效还是高电平有效？

(3) 异步端不受时钟 CP 控制，将直接实现置 0 或置 1。触发器工作时，应保证异步端接非有效电平。

(4) 边沿触发器的逻辑功能和特性方程与同步触发器的相同，但由于触发方式不一样，因此，它们的逻辑功能和特性方程成立的时间不同。边沿触发器的逻辑功能和特性方程只在时钟的上升沿(或下降沿)成立。

[例] 试对应输入波形画出下图电路的输出波形。



解:

$$Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n = \overline{Q}^n \cdot \overline{Q}^n + \overline{Q}^n \cdot Q^n = \overline{Q}^n$$

当异步端无信号时，触发器将在 $CP \uparrow$ 时翻转。

4.4 边沿触发器的功能分类及转换

4.4.1 边沿触发器功能分类

4.4.2 不同类型边沿触发器间的转换

4.4.1 边沿触发器功能分类

根据在时钟脉冲作用下电路逻辑功能的不同，可以把边沿触发器分成RS型、JK型、D型、T型、T' 型等几种类型。

RS型触发器：在时钟脉冲作用下，根据输入信号R、S取值的不同，凡是具有置0、置1和保持功能的电路，都叫做RS型时钟触发器，简称RS型触发器。

特性表

S	R	Q^n	Q^{n+1}	功能
1	1	0	不用	不允许
1	1	1	不用	
0	1	0	0	$Q^{n+1} = 0$ 置 0
0	1	1	0	
1	0	0	1	$Q^{n+1} = 1$ 置 1
1	0	1	1	
0	0	0	0	$Q^{n+1} = Q^n$ 保持
0	0	1	1	

特征方程


$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ RS = 0 \end{cases}$$

CP下降沿到来时有效

JK型触发器：在时钟脉冲操作下，根据输入信号J、K取值的不同，凡是具有置0、置1、保持功能和翻转功能的电路，都叫做JK型时钟触发器，简称JK型触发器。

特性表

J	K	Q^n	Q^{n+1}	功能
0	0	0	0	$Q^{n+1} = Q^n$ 保持
0	0	1	1	
0	1	0	0	$Q^{n+1} = 0$ 置 0
0	1	1	0	
1	0	0	1	$Q^{n+1} = 1$ 置 1
1	0	1	1	
1	1	0	1	$Q^{n+1} = \bar{Q}^n$ 翻转
1	1	1	0	




特征方程 $Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n$ CP下降沿到来时有效

D型触发器：在时钟脉冲操作下，根据输入信号D的取值不同，具有置0、置1 功能的电路，叫做D型时钟触发器，简称 D 型触发器。边沿D触发器就属于此类型。

特性表

D	Q^n	Q^{n+1}
0	0	0
0	1	0
1	0	1
1	1	1




特征方程 $Q^{n+1} = D$ 下降沿时刻有效

T型触发器：在时钟脉冲操作下，根据输入信号T取值的不同，凡是具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路，都称之为T型时钟触发器，简称 T 型触发器。

特性表

T	Q^n	Q^{n+1}	功能
0	0	0	$Q^{n+1} = Q^n$ 保持
0	1	1	
1	0	1	$Q^{n+1} = \overline{Q}^n$ 翻转
1	1	0	




特征方程 $Q^{n+1} = T \oplus Q^n$ 下降沿时刻有效

T' 型触发器：凡是每来一个时钟脉冲就翻一次的电路，都称之为T' 型时钟触发器，简称 T' 型触发器。不难看出，在T触发器中，若T=1，电路便成了T' 触发器。

特性表

Q^n	Q^{n+1}	功能
0	1	$Q^{n+1} = \overline{Q}^n$ 翻转
1	0	



特征方程 $Q^{n+1} = \overline{Q}^n$ 下降沿时刻有效

4.4.2 不同类型边沿触发器间的转换

由于实际生产的集成时钟触发器，只有JK型和D型两种，所以这里介绍如何把这两种触发器转换成其它类型的触发器，以及它们之间的相互转换。

转换方法：

利用令已有触发器（JK型或D型触发器）和待求触发器的特性方程相等的原则，求出转换逻辑。

转换步骤：

- (1) 写出已有触发器和待求触发器的特性方程。
- (2) 变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。
- (3) 比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。
- (4) 根据转换逻辑画出逻辑电路图。

将JK触发器转换为RS、D、T和T' 触发器

JK触发器→RS触发器

变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：

RS触发器特性方程


$$\begin{cases} Q^{n+1} = S + \bar{R}Q^n \\ RS = 0 \end{cases}$$

$$\begin{aligned} Q^{n+1} &= S + \bar{R}Q^n = S(\bar{Q}^n + Q^n) + \bar{R}Q^n \\ &= S\bar{Q}^n + SQ^n + \bar{R}Q^n \\ &= S\bar{Q}^n + \bar{R}Q^n + SQ^n(\bar{R} + R) \\ &= S\bar{Q}^n + \bar{R}Q^n + \bar{R}SQ^n + RSQ^n \\ &= S\bar{Q}^n + \bar{R}Q^n (1+S) \\ &= S\bar{Q}^n + \bar{R}Q^n \end{aligned}$$

约束项应去掉

$$\left. \begin{aligned} Q^{n+1} &= J\overline{Q}^n + \overline{K}Q^n \\ Q^{n+1} &= S\overline{Q}^n + \overline{R}Q^n \end{aligned} \right\} \text{比较, 得: } \begin{cases} J = S \\ K = R \end{cases}$$

电路图



JK触发器→D触发器


写出D触发器的特性方程，进行变换，使之形式与JK触发器的特性方程一致：

$$Q^{n+1} = D = D(\overline{Q}^n + Q^n) = D\overline{Q}^n + DQ^n$$

与JK触发器的特性方程比较，得：

$$\begin{cases} J = D \\ K = \overline{D} \end{cases}$$

电路图




JK触发器→T触发器

T 触发器特性方程: $Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n = T \oplus Q^n$


与JK 触发器的特性方程比较, 得:

$$\begin{cases} Q^{n+1} = J\bar{Q}^n + \bar{K}Q^n \\ Q^{n+1} = T\bar{Q}^n + \bar{T}Q^n \end{cases} \begin{cases} J = T \\ K = T \end{cases}$$


电
路
图



状态图



时序图



JK触发器→T' 触发器

T' 触发器特性方程: $Q^{n+1} = \overline{Q}^n$


变换 T' 触发器的特性方程:

$$Q^{n+1} = \overline{Q}^n = 1 \cdot \overline{Q}^n + \overline{1} \cdot Q^n$$


与JK触发器的特性方程比较, 得:

$$\begin{cases} Q^{n+1} = J\overline{Q}^n + \overline{K}Q^n & J = 1 \\ Q^{n+1} = 1 \cdot \overline{Q}^n + \overline{1}Q^n & K = 1 \end{cases}$$


电路图



状态图




时序图



将D 触发器转换为JK、RS、T和T ' 触发器


D触发器→JK触发器

$$D = J\overline{Q}^n + \overline{K}Q^n$$




D触发器→RS 触发器

$$D = S + \bar{R}Q^n$$




D触发器→T触发器

$$D = T \oplus Q^n$$



D触发器→T 触发器

$$D = \overline{Q}^n$$



4.5 触发器的电气特性

- 静态特性：

- CMOS触发器：CMOS反相器的静态特性适用于CMOS触发器
- TTL触发器：TTL反相器的静态特性适用于TTL触发器。

- 动态特性：

- 输入信号的建立时间 t_{set} ：在有些时钟触发器中，输入信号必须先于CP信号建立起来，电路才能可靠地翻转，而输入信号必须提前建立的这段时间就称为建立时间，用 t_{set} 表示。
- 输入信号的保持时间 t_{h} ：为了保证触发器可靠翻转，输入信号的状态在CP信号到来后还必须保持足够长的时间不变，这一段时间叫做保持时间，用 t_{h} 表示。

- 时钟触发器的**传输延时时间**：从CP触发沿到达开始，到输出端Q完成状态改变为止，其间经历的时间。

t_{PHL}

输出端由高电平变为低电平的传输延迟时间, TTL边沿D型触发器7474, $t_{\text{PHL}} \leq 40\text{ns}$ 。

t_{PLH}

输出端由低电平变为高电平的传输延迟时间。TTL边沿D型触发器7474, $t_{\text{PLH}} \leq 25\text{ns}$ 。

- 时钟触发器的**最高时钟频率**：时钟触发器中每一级门电路都有传输延时，电路的状态改变总是需要一定时间才能完成。在保证触发器正常翻转条件下，时钟信号频率有一个上限值，即最高时钟频率，用 f_{max} 表示。7474的 $f_{\text{max}} \leq 15\text{MHz}$ 。

小 结

- 触发器是数字电路重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。
- 触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等5种方式来描述。
- 触发器的特性方程是表示其逻辑功能的逻辑函数，在分析和设计时序电路时常用来作为判断电路状态转换的依据。各种不同逻辑功能的触发器的特性方程为：

RS触发器： $Q^{n+1} = S + \bar{R} Q^n$ ，其约束条件为： $RS = 0$

JK触发器： $Q^{n+1} = J \bar{Q}^n + \bar{K} Q^n$

D触发器： $Q^{n+1} = D$

T触发器： $Q^{n+1} = T \bar{Q}^n + \bar{T} Q^n$

T' 触发器： $Q^{n+1} = \bar{Q}^n$